



# Проектирование цифровых устройств на языке VHDL


Описание комбинационных схем

# Комбинационные схемы


- Сдвиговые
  - Сдвиг влево / вправо
  - Вращение влево / вправо
- Логические
  - Реализация булевых функций
- Арифметические
  - Сложение, вычитание
  - Умножение, деление
- Схемотехнические
  - Мультиплексоры, демультиплексоры
  - Шифраторы, дешифраторы

Классификация условная

# Структура цифрового устройства




# Стили описания на VHDL





# Арифметические и логические операторы, операторы отношений

# Основные операторы



# Арифметические операторы

- Умножение (**\***)
  - Деление (**/**)
  - Сложение (**+**)
  - Вычитание (**-**)
- 
- Приоритет операций обычный (арифметический)
  - Результат синтеза – **комбинационная** схема

# Пакеты IEEE

- **std\_logic\_1164**

- Стандарт IEEE
- Определяет типы **std\_logic** и **std\_logic\_vector**
  - Пример: `std_logic_vector(7 downto 0)`
- Описывает **логические** операции

- **std\_logic\_arith**

- Не является стандартом (разработан Synopsys)
- Определяет типы **signed** (знаковое целое) и **unsigned** (беззнаковое целое)
  - Пример: `unsigned(7 downto 0)`
- Описывает **арифметические** операции



# Пакеты IEEE

- **std\_logic\_unsigned**

- Не является стандартом (разработан Synopsys)
- Заставляет компилятор интерпретировать **std\_logic\_vector** как **unsigned**

- **std\_logic\_signed**

- Не является стандартом (разработан Synopsys)
- Заставляет компилятор интерпретировать **std\_logic\_vector** как **signed**

- Не используйте **одновременно** **std\_logic\_unsigned** и **std\_logic\_signed**

- Преобразования типов можно выполнять явно

# Пакеты IEEE

- **numeric\_std**

- Стандарт IEEE
- Определяет типы **signed** и **unsigned**
- Описывает **арифметические** операции
- **Несовместим** с пакетом **std\_logic\_arith**

# Подключение арифметических пакетов IEEE

- Работа с беззнаковыми целыми числами (unsigned)

```
library ieee;  
use ieee.std_logic_1164.all;  
use ieee.std_logic_arith.all;           -- определение арифметических  
операций  
use ieee.std_logic_unsigned.all;       -- std_logic_vector <=> unsigned
```

- Работа со знаковыми целыми числами (signed)

```
library ieee;  
use ieee.std_logic_1164.all;  
use ieee.std_logic_arith.all;           -- определение арифметических  
операций  
use ieee.std_logic_signed.all;         -- std_logic_vector <=> signed
```

- Работа как с беззнаковыми, так и со знаковыми целыми числами

```
library ieee;  
use ieee.std_logic_1164.all;  
use ieee.std_logic_arith.all;           -- определение арифметических  
операций
```

# Преобразование типов данных

		numeric_std	std_logic_arith
<b>Type Conversion</b>			
std_logic_vector	-> unsigned	unsigned( <i>arg</i> )	unsigned( <i>arg</i> )
std_logic_vector	-> signed	signed( <i>arg</i> )	signed( <i>arg</i> )
unsigned	-> std_logic_vector	std_logic_vector( <i>arg</i> )	std_logic_vector( <i>arg</i> )
signed	-> std_logic_vector	std_logic_vector( <i>arg</i> )	std_logic_vector( <i>arg</i> )
integer	-> unsigned	to_unsigned( <i>arg</i> , <i>size</i> )	conv_unsigned( <i>arg</i> , <i>size</i> )
integer	-> signed	to_signed( <i>arg</i> , <i>size</i> )	conv_signed( <i>arg</i> , <i>size</i> )
unsigned	-> integer	to_integer( <i>arg</i> )	conv_integer( <i>arg</i> )
signed	-> integer	to_integer( <i>arg</i> )	conv_integer( <i>arg</i> )
integer	-> std_logic_vector	integer -> unsigned/signed -> std_logic_vector	
std_logic_vector	-> integer	std_logic_vector -> unsigned/signed -> integer	
unsigned + unsigned	-> std_logic_vector	std_logic_vector( <i>arg1</i> + <i>arg2</i> )	<i>arg1</i> + <i>arg2</i>
signed + signed	-> std_logic_vector	std_logic_vector( <i>arg1</i> + <i>arg2</i> )	<i>arg1</i> + <i>arg2</i>
<b>Resizing</b>			
unsigned		resize( <i>arg</i> , <i>size</i> )	conv_unsigned( <i>arg</i> , <i>size</i> )
signed		resize( <i>arg</i> , <i>size</i> )	conv_signed( <i>arg</i> , <i>size</i> )



# Присваивание

# Присваивание

- Простое присваивание
- Условное присваивание (when-else)
- Выборочное присваивание (with-select-when)


# Простое присваивание

- Оператор  $\leftarrow$
- Присваивает значение выражения сигналу

```
sig_name  $\leftarrow$  expression;
```

# Простое присваивание – пример

- Сдвиг влево (дополнение нулем)




```
a_shl <= a(2 downto 0) & '0';
```



# Простое присваивание – пример

- Вращение вправо



```
a_ror <= a(0) & a(3 downto 1);
```


# Условное присваивание

- Оператор **<=** с конструкцией **when-else**
  - Аналог – оператор **if-else**
- Присваивается **первое** значение, для которого условие **ИСТИННО**
  - Если все условия ложны, используется безусловная ветвь **else**
  - Если все условия ложны и безусловная ветвь **else** **отсутствует**, синтезируется **триггер-защелка**

```
sig_name <= expression1 when condition1 else  
    ...  
    expressionN-1 when conditionN-1  
else  
    ←..... безусловная ветвь else  
    expressionN;
```

# Условное присваивание

```
sig_name <= expression1 when condition1 else  
    ...  
    expressionN-1 when conditionN-1  
else  
    expressionN;
```



# Условное присваивание – пример

```
library ieee;  
use ieee.std_logic_1164.all;
```

```
entity tri_state is
```

```
    port ( ena:          in std_logic;
```

```
          input:        in std_logic_vector(7 downto 0);
```

```
          output:       out std_logic_vector(7 downto 0));
```


```
end tri_state;
```

```
architecture dataflow of tri_state is
```

```
begin
```

```
    output <= input when ena = '0' else  
                (others => 'Z');
```

```
end architecture;
```



все явно не указанные  
компоненты вектора

# Управляемое присваивание

- Оператор **<=** с конструкцией **with-select-when**
  - Аналог – оператор **switch-case**
- Присваиваемое значение зависит от управляющего выражения

**with** choice\_expression **select**

```
sig_name <= expression1 when choice1,  
...  
expressionN-1 when choiceN-1,  
expressionN when others;
```

разделяются  
запятыми

# Управляемое присваивание


**with** choice\_expression **select**

sig\_name <= expression<sub>1</sub> **when** choice<sub>1</sub>,

...

expression<sub>N-1</sub> **when** choice<sub>N-1</sub>,

expression<sub>N</sub> **when others**;



# Описание вариантов выбора (choice<sub>i</sub>)

- Указание **одиночного** значения
- Перечисление **нескольких** значений

```
... when choice1 | choice2 | ... | choiceN,
```

- Задание **диапазона** значений

```
... when choice1 to choice2,
```

- Ключевое слово **others** – все остальные случаи
  - **Всегда** используйте others – возможных вариантов больше, чем '0' и '1'

```
with sel select
```

```
result <= a when "000",  
           b when "011" to "110",  
           c when "001" | "111",  
           d when others;
```

# Простые правила

- Для описания чисто комбинационной логики используйте только параллельные операторы

Простое присваивание

Простые логические операции (и, или, не, несложные функции)

Простые арифметические операции (сложение, вычитание, умножение)

Сдвиги / вращения на постоянное число разрядов

Условное присваивание

Мультиплексоры / демultipлексоры

Управляемое присваивание

Шифраторы / дешифраторы

Тристабильные буферы





# Генерация выражений

# Генерация выражений

- Конструкция **for-generate**

```
label:    for var in range generate  
          concurrent statements  
          end generate;
```

- Конструкция **if-generate**

```
label:    if condition generate  
          concurrent statements  
          end generate;
```

# Генерация выражений – пример

- Подсчет четности вектора
- Интерфейс объекта:
  - Вход – 8-разрядный вектор data
  - Выход – бит четности parity
- Функциональность объекта:

$$\text{parity} = \left( \sum_{i=0}^7 \text{data}(i) \right)_{\text{mod } 2}$$

# Генерация выражений – пример

```
library ieee;
use ieee.std_logic_1164.all;

entity par_count is
    port (    data:          in std_logic_vector(7 downto 0);
           parity:        out std_logic);
end par_count;

architecture dataflow of par_count is
    signal temp: std_logic_vector(7 downto 0);
begin
    temp(0) <= data(0);
gen: for i in 1 to 7 generate
        temp(i) <= temp(i-1) xor data(i);
    end generate;

    parity <= temp(7);
end architecture;
```