

# Сумматоры

- Полусумматор
- Полный одноразрядный сумматор
- Многоразрядный сумматор
- Схемы вычитания
- Цифровой компаратор

# Двоичный сумматор

- **Двоичный сумматор** (SM) служит для формирования арифметической суммы  $n$ -разрядных двоичных чисел  $A$  и  $B$ .  
Результатом сложения (при  $n = 4$ ) является четырехразрядная сумма  $S$  и выход переноса  $P$ , который можно рассматривать как пятый разряд суммы.



# Полусумматор

- **Полусумматор** (HS - HalfSum - полусумма), - это устройство, производящее сложение двух одноразрядных двоичных чисел без учета переноса предыдущего разряда.

# Полусумматор

Входы		Выходы	
$A_i$	$B_i$	$S_i$	$P_i$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

# Полусумматор




# Полный одноразрядный сумматор

- **Полный одноразрядный сумматор** суммирует биты соответствующих разрядов двух двоичных чисел с учетом переноса и вырабатывает перенос в следующий разряд.

Входы			Выходы	
$A_i$	$B_i$	$P_{i-1}$	$S_i$	$P_i$
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1


# Полный одноразрядный сумматор

- **Полный одноразрядный сумматор** можно построить из двух полусумматоров  $HS$  и логического элемента ИЛИ. Один полусумматор используется для сложения  $i$ -го разряда двоичных чисел, а второй полусумматор складывает результат первого полусумматора с переносом из  $(i-1)$  разряда.



# Многоразрядный сумматор


- Для сложения двух многоразрядных двоичных чисел **используют многоразрядные сумматоры**, представляющие собой в простейшем виде последовательное соединение одноразрядных сумматоров.






# Многоразрядный сумматор

- В корпусе микросхемы К155ИМ3 четыре полных одноразрядных сумматора объединены в схему четырехразрядного сумматора.



# Схемы вычитания

- Вычитание можно осуществить, инвертируя число  $B$  и суммируя полученный результат с  $A$ .




# Схемы вычитания

- При  $A > B$  получаем  $P = 1$ . Результат  $S$  формируется в прямом коде.
- При  $A < B$  получаем  $P = 0$ . Результат  $S$  формируется в обратном

При  $C=0$  устройство работает как сумматор.



При  $C=1$  – как вычитатель.



# Цифровой компаратор

- **Цифровым компаратором** называют устройство, фиксирующее результат сравнения  $n$ -разрядных двоичных кодов чисел.
- Цифровой компаратор можно построить на сумматоре, подавая на один суммирующий вход прямой код числа  $A$ , на другой — инверсный код числа  $B$ .

# Цифровой компаратор



# Цифровой компаратор

- Компаратор, фиксирующий равнозначность кодов  $A$  и  $B$ , можно выполнить на ЛЭ по схеме, показанной на рис.

