

Тематический план дисциплины по

МИКРОПРОЦЕССОРЫ

НАЧАЛО

Меню разделов

Раздел 1. Введение в предмет

Раздел 2. Системы счисления

Раздел 3. Представление чисел в микропроцессорных системах

Раздел 4. История развития микропроцессоров

Раздел 5. Микропроцессоры (МП)

Раздел 6. Система команд микропроцессора

Раздел 7. Микропроцессорные системы (МПС)

Раздел 8. Понятие памяти. Типы памяти. Принципы адресации

Раздел 9. Устройства ввода/вывода

Раздел 10. Микроконтроллеры

Раздел 11. Организация прерываний в МПС

Раздел 12. Организация прямого доступа к памяти

Раздел 13. Таймеры

Системы счисления

Тема 2.1. Понятие, типы и алфавит систем счисления

Тема 2.2. Представление натуральных и вещественных чисел в P – ичных системах счисления

Тема 2.3. Перевод натуральных и вещественных чисел из одной системы счисления в другую

Представление чисел в микропроцессорных системах

Тема 3.1. Понятие прямого, обратного, дополнительного кода числа

Тема 3.2. Представление вещественных чисел в форме с плавающей и фиксированной запятой

Тема 3.3. Арифметические операции над целыми и вещественными числами

Тема 3.4. Коды, распознающие ошибки. Дополнительный избыточный код. Коды, исправляющие ошибки. Код Хемминга

Тема 3.5. Коды, исправляющие ошибки. Код Хемминга

Прямой, обратный и дополнительные коды

Прямой код складывается из знакового разряда (старшего) и собственно числа. Знаковый разряд имеет значение

0 – для положительных чисел;
1 – для отрицательных чисел.

Обратный код образуется из прямого кода заменой нулей - единицами, а единиц - нулями, кроме цифр знакового разряда. Для положительных чисел обратный код совпадает с прямым.

Используется как промежуточное звено для получения дополнительного кода.

Дополнительный код образуется из обратного кода добавлением 1 к младшему разряду.

Пример: прямой код для чисел -4 и 5:

$$-4 \quad 4_{10}=100_2 \quad 1.100$$

$$5 \quad 5_{10}=101_2 \quad 0.101$$

Пример: Обратный код чисел -4 и 5:

Прямой код 1.100 1.101

Обратный код 1.011 1.010

Пример: найти дополнительный код -7_{10}

$$-7_{10}=111_2$$

Прямой код 1.111

Обратный код 1.000

Дополнительный код :1.001 (1.000+1)

Представление вещественных чисел в форме с плавающей и фиксированной запятой

Плавающая запятая — форма представления действительных чисел, в которой число хранится в форме мантиссы и показателя степени.

При записи чисел целая часть отделяется от дробной точкой, то в терминологии фигурирует название «плавающая точка».




рис.1.1 Формат числа с плавающей запятой

Коды, распознающие ошибки. Дополнительный избыточный код. Коды, исправляющие ошибки. Код Хемминга

- *Избыточные коды* основаны на разбиении исходной последовательности бит на порции, которые часто называют символами. Затем каждый исходный символ заменяется на новый, который имеет большее количество бит, чем исходный
- *Корректирующие коды* — коды, служащие для обнаружения или исправления ошибок, возникающих при передаче информации под влиянием помех, а также при её хранении.

Арифметические операции над целыми и вещественными числами

- Основные достоинства любой позиционной системы счисления - простота выполнения арифметических операций и ограниченное количество символов (цифр), необходимых для записи любых чисел.

Сложение производится согласно таблице сложения, которая для двоичных чисел имеет вид:

$$\begin{array}{l} 0 + 0 = 0 \quad 0 + 1 = 1 \\ 1 + 0 = 1 \quad 1 + 1 = 10 \end{array}$$

При сложении двух единиц происходит переполнение разряда и в данном разряде остается 0, а 1 переносится в следующий старший разряд. Примеры сложения двоичных чисел:

$$\begin{array}{r} 1001 \\ + 1010 \\ \hline 10011 \end{array} \quad \begin{array}{r} 1101 \\ + 1011 \\ \hline 11000 \end{array} \quad \begin{array}{r} 1010011,111 \\ + 11001,110 \\ \hline 1101101,101 \end{array}$$

Вычитание производится согласно таблице вычитания, которая для двоичных чисел имеет вид:

$$\begin{array}{l} 0 - 0 = 0 \\ 0 - 1 = 1 \\ 1 - 0 = 1 \\ 1 - 1 = 0 \end{array}$$

Во втором случае при вычитании из меньшего числа - (0) старшего р заем из

При вычитании из результата произошел «заем» единицы из четвертого разряда. Так как каждая единица более старшего разряда равна основанию системы, т.е. двум, то в третий разряд при «заеме» пришло две единицы.

$$\begin{array}{r} 1011 \\ - 111 \\ \hline 100 \end{array} \quad \begin{array}{r} 110011001 \\ - 101111 \\ \hline 101011010 \end{array} \quad \begin{array}{r} 1010011,111 \\ - 11101,110 \\ \hline 110110,001 \end{array}$$

В основе **умножения** лежит таблица умножения одноразрядных двоичных чисел:

$$\begin{array}{l} 0 \times 0 = 0 \\ 0 \times 1 = 0 \\ 1 \times 0 = 0 \\ 1 \times 1 = 1 \end{array}$$

Умножение многоразрядных двоичных чисел происходит в соответствии с таблицей умножения по обычной схеме, применяемой в десятичной системе счисления с последовательным умножением множителя на цифры множителя.

Сложение производится согласно таблице сложения, которая для двоичных чисел имеет вид:

$$\begin{array}{l} 0 + 0 = 0 \quad 0 + 1 = 1 \\ 1 + 0 = 1 \quad 1 + 1 = 10 \end{array}$$

При сложении двух единиц происходит переполнение разряда и в данном разряде остается 0, а 1 переносится в следующий старший разряд. Примеры сложения двоичных чисел:

$$\begin{array}{r} 1001 \\ + 1010 \\ \hline 10011 \end{array} \quad \begin{array}{r} 1101 \\ + 1011 \\ \hline 11000 \end{array} \quad \begin{array}{r} 1010011,111 \\ + 11001,110 \\ \hline 1101101,101 \end{array}$$

Вычитание производится согласно таблице вычитания, которая для двоичных чисел имеет вид:

$$\begin{array}{l} 0 - 0 = 0 \\ 0 - 1 = 1 \\ 1 - 0 = 1 \\ 1 - 1 = 0 \end{array}$$

Во втором случае при вычитании из меньшего числа - (0 старшего р) заем из



При вычитании произошла «заем» единицы из четвертого разряда. Так как каждая единица более старшего разряда равна основанию системы, т.е. двум, то в третий разряд при «заеме» пришло две единицы.

$$\begin{array}{r} 1011 \\ - 111 \\ \hline 100 \end{array} \quad \begin{array}{r} 110011001 \\ - 101111 \\ \hline 101011010 \end{array} \quad \begin{array}{r} 1010011,111 \\ - 11101,110 \\ \hline 110110,001 \end{array}$$

В основе **умножения** лежит таблица умножения одноразрядных двоичных чисел:

$$\begin{array}{l} 0 \times 0 = 0 \\ 0 \times 1 = 0 \\ 1 \times 0 = 0 \\ 1 \times 1 = 1 \end{array}$$

Умножение многоразрядных двоичных чисел происходит в соответствии с таблицей умножения по обычной схеме, применяемой в десятичной системе счисления с последовательным умножением множимого на цифры множителя.

Коды, исправляющие ошибки. Код Хемминга

- Построение кодов Хемминга основано на принципе проверки на четность числа единичных символов: к последовательности добавляется элемент такой, чтобы число единичных символов в получившейся последовательности было четным.

N позиции	Макет кода	Двоичная комбинация	Код
1	K_1	0001	1
2	K_2	0010	0
3	1	0011	1
4	K_3	0100	0
5	1	0101	1
6	0	0110	0
7	0	0111	0
8	K_4	1000	0
9	0	1001	0
10	1	1010	1
11	0	1011	0
12	0	1100	0
13	1	1101	1
14	0	1110	0

Микропроцессоры (МП)

Тема 5.1. Понятие микропроцессора и его характеристики

Тема 5.2. Понятие архитектуры МП и его типы: Гарвардская, Неймановская, RISC, CISC

Тема 5.3. Тактовый сигнал

Тема 5.4. Понятие конвейерной обработки данных

Тема 5.5. Типы данных МП

Тема 5.6. Шины МП

Тема 5.7. Структура функциональных блоков МП: блока сегментации, блока разбиения на страницы, блока АЛУ, блока шинного интерфейса



Тема 5.8. Структура функциональных блоков МП: блока предварительной выборки команд, блока дешифрации команд, блока с плавающей точкой, блока управления

Тема 5.9. Принцип функционирования АЛУ и его Регистры

Тема 5.10. Регистры флагов и команд

Понятие микропроцессора и его характеристики

- **Процессор** – устройство, обеспечивающее преобразование информации и управление другими устройствами компьютера («МОЗГ» компьютера)
- Современный процессор представляет собой *микросхему* или *чип* выполненную на миниатюрной кремниевой пластине – кристалле. Поэтому его принято называть – *микропроцессор*.



Понятие архитектуры МП и его типы: Гарвардская, Неймановская, RISC, CISC

Архитектура фон Неймана

- Дж. фон Нейман придумал схему постройки компьютера в 1946 году. Отличительной особенностью архитектуры фон Неймана является то, что инструкции и данные хранятся в одной и той же памяти.



Гарвардская архитектура

- Гарвардская архитектура отличается от архитектуры фон Неймана тем, что программный код и данные хранятся в разной памяти. В такой архитектуре невозможны многие методы программирования

Понятие архитектуры МП и его типы: Гарвардская, Неймановская, RISC, CISC

RISC-процессоры

- Reduced instruction set computer — вычисления с упрощённым набором команд .
Архитектура процессоров, построенная на основе упрощённого набора команд, характеризуется наличием команд фиксированной длины, большого количества регистров, операций типа регистр-регистр, а также отсутствием косвенной адресации.

CISC-процессоры

- Complex instruction set computer — вычисления со сложным набором команд.
Процессорная архитектура, основанная на усложнённом наборе команд. Типичными представителями CISC являются микропроцессоры семейства x86

Тактовый сигнал

Тактовая частота – количество тактов в секунду (*Такт* – чрезвычайно малый промежуток времени, измеряемый микросекундами, в течении которого может быть выполнена элементарная операция).

Единица измерения тактовой частоты – Гц (герц)

Для современных компьютеров тактовая частота измеряется от сотен мегагерц (1 МГц=1000 Гц) до нескольких гигагерц (1 ГГц=1000 МГц)




•


Понятие конвейерной обработки данных

- Конвейерная архитектура была введена в центральный процессор с целью повышения быстродействия.

Например, конвейер микропроцессора с архитектурой MIPS-I содержит четыре стадии:

- получение и декодирование инструкции,
- адресация и выборка операнда из ОЗУ,
- выполнение арифметических операций,
- сохранение результата операции.






Внешний агент или контроллер кэш-первой шины

Системный интерфейс

Управление вторичным кэшем

Кэш команд 32Кбайт

Кэш данных 32Кбайт 2 банка



Коммутатор

Вторичный кэш от 512 Кбайт до 16 Мбайт

Устройство переходов

Дешифратор команд

Распределитель регистров

Очередь адресных команд

Очередь целочисленных команд

Очередь команд ПП

64 исполнителей р. асра

TLB

Вычисление адресов

АЛУ 1

АЛУ 2

Сложитель


Умножитель

Типы данных МП


Целые без знака:




Целые со знаком:




Байтовая строка:




Битовое поле:




Неупакованное десятичное (BCD) число:




Упакованное десятичное (BCD) число:



Указатель ближнего типа:



Указатель дальнего типа:



- **Системная шина процессора** предназначена для обмена информацией микропроцессора с любыми внутренними устройствами микропроцессорной системы (контроллера или компьютера). В качестве обязательных устройств, которые входят в состав любой микропроцессорной системы, можно назвать ОЗУ, ПЗУ, таймер и порты ввода-вывода.

Циклы обмена информацией делятся на два основных типа:

- Цикл записи (вывода), в котором процессор записывает (выводит) информацию;
- Цикл чтения (ввода), в котором процессор читает (вводит) информацию.



Немультиплексированные шины




Мультиплексированная шина

- Шина данных — это основная шина, ради которой и создается вся система. Количество ее разрядов (линий связи) определяет скорость и эффективность информационного обмена, а также максимально возможное количество команд.
- Шина адреса — вторая по важности шина, которая определяет максимально возможную сложность микропроцессорной системы, то есть допустимый объем памяти и, следовательно, максимально возможный размер программы и максимально возможный объем запоминаемых данных

Структура функциональных блоков МП: блока сегментации, блока разбиения на страницы, блока АЛУ, блока шинного интерфейса

Структура функциональных блоков МП: блока предварительной выборки команд, блока дешифрации команд, блока с плавающей точкой, блока управления

- ***Блок управления и синхронизации***
- Блок управления и синхронизации (Timing and Control) предназначен для выработки синхронизирующих и управляющих сигналов, обеспечивающих координацию совместной работы блоков ОЭВМ во всех допустимых режимах ее работы. В состав блока управления входят:
- *устройство формирования временных интервалов*
- *логика ввода-вывода*
- *регистр команд*
- *регистр управления потреблением электроэнергии*
- *дешифратор команд, логика управления ЭВМ.*



Принцип функционирования АЛУ и его Регистры

- **Арифметико-логическое устройство (АЛУ)**— блок процессора, который под управлением *устройства управления (УУ)* служит для выполнения арифметических и логических преобразований над данными, представляемыми в виде машинных слов, называемыми в этом случае операндами.




Рис. 1.

Принцип функционирования АЛУ и его Регистры

- **Функции регистров, входящих в арифметико-логическое устройство**
- аккумулятор (или аккумуляторы) — главный регистр АЛУ, в котором образуется результат вычислений;
- регистры операндов (слагаемого/сомножителя/делителя/делимого и др.) в зависимости от выполняемой операции;
- регистр адреса (или адресные регистры), предназначенные для запоминания (бывает что формирования) адреса операндов результата;
- к индексных регистров, содержимое которых используется для формирования адресов;
- 1 вспомогательных регистров, которые по желанию программиста могут быть аккумуляторами, индексными регистрами или использоваться для запоминания промежуточных результатов.

Регистры флагов

- **Флаг переноса CY** может устанавливаться и сбрасываться как аппаратными, так и программными средствами.
- **Флаг дополнительного переноса AC** программно доступен по записи ("0" и "1") и чтению.
- **Флаги F0, RS1, RS0** программно доступны по записи ("0" и "1") и чтению.
- **Флаг P** является дополнением содержимого аккумулятора до четности.
- **Флаг переполнения OV** программно доступен по записи ("0" и "1") и чтению.

Регистры команд

- **Регистр состояния программы (PSW)** предназначен для хранения информации о состоянии АЛУ при выполнении программы.
- **Регистр указателя данных (DPTR)** предназначен для хранения 16 - разрядного адреса внешней памяти данных или памяти программ.
- **Указатель стека (SP)** представляет собой восьмиразрядный регистр, предназначенный для организации особой области памяти данных (стека), в которой можно временно сохранить любую ячейку памяти.

Система команд микропроцессора

Тема 6.1. Классификация команд

Тема 6.2. Форматы команд

Классификация команд

одноадресная команда

- Так как информация берется только из одной ячейки, эту ячейку называют источником; ячейка, содержимое которой изменяется, называется приемником.

6	15	11	10	0
	КОП		Приемник	

двухадресная команда

- В малых ЭВМ для кодирования команд широко используется принцип кодирования с переменным числом бит под поле КОП для различных групп команд.

a	15	11	10	6	5	0
	КОП		Источник		Приемник	

Форматы команд

КОП	Мнемоника команды	Комментарий
0001	MOV	Передача данных
0010	CMR	Сравнение
0110	ADD	Сложение
1110	SUB	Вычитание
0000	-	Кодирование группы
1000	-	одноадресных команд


Микропроцессорные системы (МПС)

Тема 7.1. Виды микропроцессорных систем, основные определения и история развития

Тема 7.2. Структуры МПС:
классическая, магистральная


Виды микропроцессорных систем, основные определения и история развития

- **Микропроцессорная система (МПС)** представляет собой функционально законченное изделие, состоящее из одного или нескольких устройств, главным образом микропроцессорных: микропроцессора и/или микроконтроллера.




Определения

- *Микропроцессор* – это функционально законченное универсальное программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управление им, выполненное на одной или нескольких БИС.





Определения

- *Микропроцессорная БИС (МП БИС)* – интегральная микросхема, выполняющая функцию МП или его части. По существу, это БИС с процессорной организацией, разработанной для построения микропроцессорных систем.



Определения

- *Микропроцессорный комплект (МПК)* – это совокупность МП и других БИС и СБИС, совместимых по конструкторско-технологическому исполнению и предназначенных для совместного применения при построении МП, микроЭВМ и других вычислительных средств. (чипсет).



Структуры МПС: классическая, магистральная

классическая

магистральная

Понятие памяти. Типы памяти. Принципы адресации

Тема 8.1. Внутренняя и внешняя память МПС

Тема 8.2. Понятие времени доступа к памяти, времени цикла памяти

Тема 8.3. Понятие динамических и статических ОЗУ, их структурная схема

Тема 8.4. Назначение и виды ПЗУ

Тема 8.5. Понятие ROM-памяти, её структурное представление ячейки

Тема 8.6. Понятие PROM-памяти, её структурное представление ячейки

Тема 8.7. Понятие EEPROM-памяти, её структурное представление ячейки

Тема 8.8. Кэш память и её структурное представление. Понятие кэш – попадания и кэш промаха

Тема 8.9. Принцип записи данных в кэш память, типы записей

Внутренняя и внешняя память МПС

Компьютерная память (*устройство хранения информации, запоминающее устройство*) — часть вычислительной машины, физическое устройство или среда для хранения данных, используемых в вычислениях, в течение определённого времени.


Память делится на оперативную (внутреннюю) и долговременная (внешняя).



Оперативная память


- Информация в компьютере хранится в оперативной (внутренней) памяти. Оперативную память изготавливается в виде **модулей памяти**, которые устанавливаются на материнской плате компьютера.

DDR 2 RAM




Key notch position for
DDR2 RAM

DDR 3 RAM



Key notch position for
DDR3 RAM




Внешняя (долговременная) память

При выключении компьютера вся информация из оперативной памяти стирается.

Для долговременного хранения информации используется **внешняя память**.

Устройство, которое обеспечивает запись и считывание информации, называется **накопителем** или **дисководом**, а хранится информация на **носителях информации**



Понятие времени доступа к памяти, времени цикла памяти

Прямой доступ к памяти — режим обмена данными между устройствами или же между устройством и основной памятью (RAM) без участия Центрального Процессора (ЦП). В результате скорость передачи увеличивается, так как данные не пересылаются в ЦП и обратно.

Время доступа представляет собой промежуток времени между выдачей запроса на чтение и моментом поступления запрошенного слова из памяти. Длительность цикла памяти определяется минимальным временем между двумя последовательными обращениями к памяти

Динамические ОЗУ (DRAM)

- Тип энергозависимой полупроводниковой памяти с произвольным доступом; также ОЗУ широко используемая в качестве оперативной памяти современных компьютеров.

Статических ОЗУ(RAM)

- энергозависимая часть системы компьютерной памяти, в которой временно хранятся данные и команды, необходимые процессору для выполнения им операции. Обязательным условием является адресуемость (каждое машинное слово имеет индивидуальный адрес) памяти.

- **Постоянное запоминающее устройство (ПЗУ)** энергонезависимая память, используется для хранения массива неизменяемых данных.
- **Пример использования:**
В постоянную память часто записывают микропрограмму управления техническим устройством: телевизором, сотовым телефоном, различными контроллерами, или компьютером (BIOS или OpenBoot на машинах SPARC).



По типу исполнения


- Массив данных совмещён с **устройством выборки**, в этом случае массив данных часто в разговоре называется «**прошивка**»:
 - микросхема ПЗУ;
 - Один из внутренних ресурсов однокристальной микроЭВМ (микроконтроллера), как правило *FlashROM*.
- Массив данных существует самостоятельно:
 - Компакт-диск;
 - перфокарта;
 - перфолента;
 - монтажные «1» и монтажные «0».

По разновидностям микросхем ПЗУ

- **ROM** —масочное ПЗУ, изготавливается фабричным методом. В дальнейшем нет возможности изменить записанные данные.
PROM — ПЗУ, однократно «прошиваемое» пользователем.
- **EPROM** - электрически стираемое перепрограммируемое ПЗУ.
- **EEPROM** — электрически стираемое перепрограммируемое ПЗУ. Память такого типа может стираться и заполняться данными несколько десятков тысяч раз. Используется в твердотельных накопителях. Одной из разновидностей EEPROM является **флеш-память**.

Понятие ROM-памяти, её структурное представление ячейки

- **Память типа ROM** (ПЗУ – постоянное запоминающее устройство) предназначена только для хранения информации, а записывать или изменять в ней что-либо нельзя. Именно данное условие указывает на то, что данную память используют только для чтения данных.
- Память ROM еще называется энергонезависимо памятью, поскольку любая информация, которая была в нее занесена, будет сохранена даже при выключении питания компьютера, и уже именно поэтому в **Память ROM** заносятся команды запуска ПК, проще говоря, в нее помещают программное обеспечение, которое загружает систему.




Понятие PROM-памяти, её структурное представление ячейки

- **PROM** — класс полупроводниковых запоминающих устройств, постоянная память с пережигаемыми перемычками.



Преимущества

- Записанные данные невозможно уничтожить электрическим способом, разрушение происходит лишь при физическом воздействии на носитель.
- Высокая скорость доступа к данным — 35 нс и менее



Понятие EEPROM-памяти, её структурное представление ячейки

- **EEPROM**— электрически стираемое перепрограммируемое ПЗУ (ЭСП ПЗУ), один из видов энергонезависимой памяти (таких как PROM и EPROM). Память такого типа может стираться и заполняться данными до миллиона раз.



Кэш память и её структурное представление

Кэш память – это сверх быстрая память, которая по сравнению с оперативной памятью имеет повышенное быстродействие. Кэш память дополняет функциональное назначение оперативной памяти.





Диаграмма кэша памяти ЦПУ



- Эффективность архитектуры кэшей измеряется процентом попаданий. Запросы данных, которые могут быть удовлетворены кэшем, считаются попаданиями. Если данный кэш не содержит нужные данные, то запрос передаётся дальше по конвейеру памяти, и засчитывается промах. Конечно, промахи приводят к большему времени, которое требуется для получения информации. В результате в вычислительном конвейере появляются "пузырьки" (простои) и задержки. Попадания, напротив, позволяют поддерживать максимальную производительность.


Устройства ввода/вывода

Тема 9.1. Последовательный порт.
Назначение, структурная схема,
принцип работы

Тема 9.2. Параллельный порт.
Назначение, структурная схема,
принцип работы



Последовательный порт. Назначение, структурная схема, принцип работы

Последовательным данный порт называется потому, что информация через него передаётся по одному биту, бит за битом (в отличие от параллельного порта). Хотя некоторые другие интерфейсы компьютера — такие как Ethernet, FireWire и USB — также используют последовательный способ обмена, название «последовательный порт» закрепилось за портом, имеющим стандарт RS-232C.



COM Port Toolkit - программа для работы с последовательным портом компьютера, сочетающая в себе возможности терминала, просмотра, журналирования и экспорта данных. Во многих случаях COM Port Toolkit оказывается удобнее и функциональнее стандартного Гипертерминала.


С помощью COM-порта можно соединить два компьютера, используя так называемый "нуль-модемный кабель".



Пример программы COM Port Toolkit

Параллельный порт. Назначение, структурная схема, принцип работы

Параллельный порт — тип интерфейса, разработанный для компьютеров (персональных и других) для подключения различных периферийных устройств. В вычислительной технике параллельный порт является физической реализацией принципа параллельного соединения. Он также известен как **принтерный порт** или **порт Centronics**. Стандарт IEEE 1284 определяет двунаправленный вариант порта, который позволяет одновременно передавать и принимать биты данных



Блок-схема устройств подключаемых непосредственно к LPT порту компьютера.


Режимы работы

SPP (Standard Parallel Port) — однонаправленный порт, полностью совместим с интерфейсом Centronics.

Nibble Mode — позволяет организовать двунаправленный обмен данными в режиме SPP путём использования управляющих линий (4 бит) для передачи данных от периферийного устройства к контроллеру. Исторически это был единственный способ использовать Centronics для двустороннего обмена данными.

Byte Mode — редко используемый режим двустороннего обмена данными. Использовался в некоторых старых контроллерах до принятия стандарта IEEE 1284.

EPP (Enhanced Parallel Port) — разработан компаниями Intel, Xircom и Zenith Data Systems — двунаправленный порт, со скоростью передачи данных до 2МБайт/сек.(1991)



Раздел 10. Микроконтроллеры


Тема 10.1. Понятие
микроконтроллеров

Тема 10.2. Применение
микроконтроллеров в малых
вычислительных системах

Понятие микроконтроллеров

Микроконтро́ллер — микросхема, предназначенная для управления электронными устройствами. Типичный микроконтроллер сочетает в себе функции процессора и периферийных устройств, содержит ОЗУ или ПЗУ. По сути, это однокристальный компьютер, способный выполнять простые задачи.

С появлением однокристальных микро-ЭВМ связывают начало эры массового применения компьютерной автоматизации в области управления. По-видимому, это обстоятельство и определило термин «контроллер»



В Меню

Раздел 11. Организация прерываний в МПС

Тема 11.1 Понятие прерываний,
типы прерываний

Тема 11.2. Контроллер прерываний,
его структурная схема

Понятие прерываний, типы прерываний

Прерывание — сигнал, сообщающий процессору о наступлении какого-либо события. При этом выполнение текущей последовательности команд приостанавливается и управление передаётся обработчику прерывания, который реагирует на событие и обслуживает его, после чего возвращает управление в прерванный код.


В начале прерывания использовались в основном для управления процессором устройства ввода-вывода. Затем прерывания стали использовать для организации внутренней работы ЭВМ. В соответствии с этим существуют следующие типы прерываний:

1. **Аппаратные прерывания** – прерывание от устройств компьютера.
2. **Программные прерывания** – прерывание, которые вырабатывают процессы, находящиеся на стадии выполнения.
3. **Логические прерывания** – Эти прерывания вырабатывает сам процессор, когда встречается с каким-либо необходимым условием:
 - а) деление на 0
 - б) переполнение регистров микропроцессора
 - в) пошаговое выполнение программ
 - г) режим контрольных точек.

В Меню

Контроллер прерываний, его структурная схема

- В IBM-PC начиная с процессора Pentium каждый современный процессор имеет встроенный контроллер APIC (Advanced Programmable Interrupt Controller) для выполнения ряда новых функций и поддержки ранее введенной системы прерываний. Часть контроллера APIC - I/O APIC встраивается в чипсет, обеспечивающий работу процессора в вычислительной системе и, кроме дополнительных функций, выполняющий функции контроллера PIC, поддерживая аппаратную совместимость с прежними вычислительными системами.




Обработка прерываний на основе контроллера 8259А

Программируемый контроллер прерываний PIC 8259А представляет собой устройство, реализующее до восьми уровней запросов на прерывания с возможностью программного маскирования и изменения порядка обслуживания прерываний.

За счет каскадного включения число уровней прерывания может быть расширено до 64.

Структура контроллера прерываний 8259А



Обозначение выводов контроллера прерываний 8259А

- RGI - регистр запросов прерываний IRQх.
- PRB - схема принятия решений по приоритетам; схема идентифицирует приоритет запросов и выбирает запрос с наивысшим приоритетом.
- ISR - регистр обслуживаемых прерываний; сохраняет запросы прерываний, находящиеся на обслуживании контроллера прерываний.
- RGM - регистр маскирования прерываний; обеспечивает запрещение одной или нескольких линий запросов прерывания.
- BD - буфер данных; предназначен для сопряжения с системной шиной данных.
- RWCU - блок управления записью/чтением; принимает управляющие сигналы от микропроцессора и задает режим функционирования контроллера прерываний.
- CMP - схема каскадного буфера-компаратора; используется для включения в систему нескольких контроллеров.
- CU - схема управления; вырабатывает сигналы прерывания и формирует трехбайтовую команду CALL для выдачи на шину данн



В Меню

Раздел 12. Организация прямого доступа к памяти

Тема 12.1 Контроллер прямого доступа к памяти, его структурная схема

Контроллер прямого доступа к памяти, его структурная схема

Прямой доступ к памяти

При работе в режиме прямого доступа к памяти контроллер ПДП выполняет следующие функции:

- принимает запрос на ПДП от внешнего устройства;
- формирует запрос микропроцессору на захват шин системной магистрали;
- принимает сигнал, подтверждающий вход микропроцессора в состояние захвата (перехода в z-состояние, при котором процессор отключается от системной магистрали);
- формирует сигнал, сообщаящий внешнему устройству о начале выполнения циклов ПДП;
- выдает на шину адреса системной магистрали адрес ячейки ОП, предназначенной для обмена;
- вырабатывает сигналы, обеспечивающие управление обменом данными;
- по окончании ПДП контроллер либо организует повторение цикла ПДП, либо прекращает режим ПДП, снимая запросы на него.

Циклы ПДП выполняются с последовательно расположенными ячейками памяти, поэтому контроллер ПДП имеет счетчик числа переданных байтов.


В Меню

схема взаимодействия устройств микропроцессорной системы в режиме ПДП.



Структурная схема контроллера ПДП

При поступлении запроса на ПДП от ВУ или от микропроцессора контроллер выставляет микропроцессору запрос на захват системной магистрали и ожидает от него подтверждения захвата (т.е. отключения МП от СМ, перехода его выходов в состояние высокого сопротивления, Z-состояния). При получении сигнала подтверждения захвата контроллер начинает выполнять циклы ПДП.



Раздел 13. Таймеры

Тема 13.1 Назначение таймера, его функция в МПС, структурная схема

- Это внутримашинные электронные часы, обеспечивающие при необходимости автоматический съём текущего момента времени (год, месяц, часы, минуты, секунды и доли секунд). Таймер подключается к автономному источнику питания – аккумулятору и при отключении машины от сети продолжает работать. Главной характеристикой таймера является его *точность* — минимальный гарантированно выдерживаемый интервал времени.
- *Аппаратные таймеры* функционируют независимо от центрального процессора и в момент срабатывания генерируют прерывание.
- *Программные таймеры* реализуются за счёт выполнения в цикле заданного количества одинаковых «пустых» операций.

В Меню