Презентация на тему Запам’ятовуючі пристрої СО (Заняття № 7.3)

Апаратура обчислювальних засобів

Заняття № 3 Запам’ятовуючі пристрої СО.

Навчальна

мета: вивчити принципи взаємодії пристроїв спеціалізованого обчислювача
Час: 2 години.
Місце: спецклас.
Вид заняття: практичне заняття.

структурній схемі

2. Запам’ятовуючий пристрій ЗУ-02

між пристроями, що входять до складу “CB-1”, організуються через

ВМК.
До них, відносяться:
- інформаційний обмін між процесорами (ПО і ОбП), ЗУ (ОЗУ‑4К‑36-2 і ДЗУ-Э-8к-М) та регістрами ПК за допомогою ВМК;
- керування цим обміном за допомогою ПК.
Взаємодія між ПО й ОбП здійснюється шляхом видачі з ОбП в ПО разових команд, між ОбП і ПОУ по керуючим і інформаційним шинам і шинам індикації.
Взаємодія з зовнішніми по відношенню до “CB-1” пристроями організується по інтерфейсним шинам ПО, по сигналам переривання на регістри переривання ОбП й ПК і по шинам взаємодії з рулонним телеграфним апаратом РТА-80.

обслуговування заявок ПО й ОбП до запам'ятовуючих пристроїв. ПК

має 8 рангів пріоритетів для підключення процесорів. В “CB-1” ПО підключено до старшого - 0-го пріоритету, а ОбП до молодшого – 7‑го пріоритету. Зв'язки між ЗП і процесорами здійснюються за допомогою ВМК, що складається з магістралі запису МЗп, магістралі читання МЧт і магістралі адреси МА. Причому:
МЗп передає 36-розрядне слово від процесора до ЗП;
МЧт передає 36-розрядне слово від ЗП до процесора, а також молодший байт із контрольним розрядом від регістрів ПК до процесорів;
МА передає 18-розрядну адресу комірки від процесора до модуля ЗП. Крім того, 12 молодших розрядів МА використовуються для передачі інформації і команди з процесора на регістри ПК.

кожним процесором і модулем ЗП індивідуальними шинами. Від кожного

процесора ПК одержує сигнали ТРЕБОВАНИЕ ОБРАЩЕНИЯ 1 (ТРОБР1), ТРЕБОВАНИЕ ОБРАЩЕНИЯ 2 (ТРОБР2), 4-розрядну адресу модуля ЗП (АМ), а видає сигнали ВЫДАЧА АДРЕСА (ВДА), ВЫДАЧА СЛОВА (ВДС) і ПРИЕМ СЛОВА (ПРС).
Від кожного модуля ЗП ПК одержує сигнали ГОТОВНОСТЬ (ГОТ) і ЗАНЯТОСТЬ (ЗАН), а видає сигнали ОБРАЩЕНИЕ 1 (ОБР1) і ОБРАЩЕНИЕ 2 (ОБР2) (тільки для ОЗП). Причому, сигнали ТРОБР1, АМ, ТРОБР2, ГОТ, ЗАН мають низький рівень. Інші сигнали мають високий рівень. За інформацією ПК з'єднаний з МА в обсязі 12-ти молодших розрядів і з МЧт в обсязі одного молодшого байта.

звернутися к модулеві ЗП, номер якого зазначений в АМ;
ТРОБР2

- подається в ПК процесором, через деякий час після сигналу ПРС, якщо даний процесор робить запис у ЗП;
ВДА - видається ПК тому процесорові, вимога на звертання 1 (ТРОБР1), якого задоволена. Сигнал дозволяє видачу адреси в МА;
ВДС - видається ПК тому процесорові, вимога на звертання 2, (ТРОБР2), якого задоволена. Сигнал дозволяє видати слово в МЗп;
ПРС - видається ПК тому процесорові, вимога на звертання 1, (ТРОБР1), якого задоволена. Сигнал дозволяє прийом слова з МЧт;

випадку якщо вимога на звертання 1 від даного процесора

задоволена. Сигнал включає в роботу даний модуль ЗП;
ОБР2 - видається ПК тому модулеві ЗП, що одержав сигнал ОБР1 і ознаку запису. Сигнал керує режимом запису обраного модуля ЗП;
ГОТ - видається модулем ЗП через 1,2 мкс після приходу сигналу ОБР1. Сигнал використовується для визначення процесора, до якого адресується зчитане слово;
ЗАН - видається модулем ЗП через 80 нс після приходу сигналу ОБР1. Тривалість його у межах 0,66 мкс і 1,3 мкс (при читанні). Сигнал служить для аналізу стану зайнятості модуля ЗП, до якого адресується вимога на звертання.

ЗП процесор встановлює на шинах АМ адресу модуля ЗП,

до якого буде здійснюватися звертання, і виставляє сигнал ТРОБР1.
2. ПК здійснює аналіз сигналів з метою визначення:
- чи вільний у даному такті роботи ПК необхідний модуль ЗП
- чи немає в даному такті роботи ПК звертання більш пріоритетного процесора до будь-якого незайнятого модуля ЗП.

з цих умов не виконується, то обслуговування прийнятої вимоги

відкладається до наступного такту роботи ПК, у якому буде здійснюватися такий же аналіз.
Якщо необхідний модуль ЗП вільний і немає звертання до будь-якого незайнятого модуля з боку більш пріоритетного процесора, то ПК видає в процесор сигнал ВДА, а в обраний модуль пам'яті з затримкою сигнал ОБР1.

процесор видає в МА адресу необхідної комірки пам'яті.
4.

По сигналу ОБР1 в обране ЗП приймається адреса комірки пам'яті і встановлюється сигнал ЗАН, що надходить до ПК.
5. Через 1 мкс після сигналу ОБР1 сигнал ЗАН знімається, а через 1,2 мкс ЗП видає в ПК сигнал ГОТ і в МЧт зчитану з комірки інформацію.

ПК виробляє сигнал ПРС, який надходить у процесор, що

ініціював звертання до даного модуля ЗП.
7. По сигналу ПРС здійснюється прийом до процесора зчитаной з ЗП інформації.

На цьому цикл читання завершується.

ЗП процесор встановлює на шинах АМ адресу модуля ЗП,

до якого буде здійснюватися звертання, і виставляє сигнал ТРОБР1.
2. ПК здійснює аналіз сигналів з метою визначення:
- чи вільний у даному такті роботи ПК необхідний модуль ОЗП
- чи немає в даному такті роботи ПК звертання більш пріоритетного процесора до будь-якого незайнятого модуля ОЗП.

з цих умов не виконується, то обслуговування прийнятої вимоги

відкладається до наступного такту роботи ПК, у якому буде здійснюватися такий же аналіз.
Якщо необхідний модуль ЗП вільний і немає звертання до будь-якого незайнятого модуля з боку більш пріоритетного процесора, то ПК видає в процесор сигнал ВДА, а в обраний модуль пам'яті з затримкою сигнал ОБР1.

процесор видає в МА адресу необхідної комірки пам'яті та

видає в спеціальну шину ознаку Зп (запису)
4. По сигналу ОБР1 в обране ЗП приймається адреса комірки пам'яті і встановлюється сигнал ЗАН, що надходить у ПК.
5. Через 1,2 мкс ЗП видає в ПК сигнал ГОТ і в МЧт зчитану з комірки інформацію.

ПК виробляє сигнал ПРС, який надходить у процесор, що

ініціював звертання до даного модуля ЗП.
7. Одержавши по сигналу ПРС інформацію з ОЗП й обробивши її, процесор видає в УК сигнал ТPOБP2.

такті роботи ПК не надійшов сигнал ТPOБP2 від більш

пріоритетного процесора, то УК посилає в проце-сор сигнал ВДС, а в ЗП сигнал ОБР2 (у протилежному випадку обслугову-вання ТРОБР2 відкладається до наступного такту роботи УК).
9. Через 1 мкс після сигналу ОБР2 сигнал ЗАН знімається.

процесор видає в МЗп сформовану для запису в комірку

пам'яті інформацію.

На цьому процес обміну закінчується.

по синхронному принципу. Тактування здійснюється імпульсами, які слідують з

періодом 666 нс (1,5 Мгц). Це означає, що користування будь-якою магістраллю здійснюється протягом часу, рівному періоду тактування. Тактування забезпечується схемами ПК, процесорів і запам'ятовуючих пристроїв.
ОбП взаємодіє з ПО за допомогою двох сигналів разових команд, супроводжуваних стробом разових команд (СРК ВчУ). По цих сигналах виробляється скидання і пуск ПО. Крім того, із ОбП в ПО надходить сигнал початкової установки, що виробляється при натисканні відповідної клавіші на ПОУ СО. Цей же сигнал здійснює початкову установку і ОбП.

НАЧАЛЬНАЯ УСТАНОВКА, ПУСК, ОСТАНОВ,
ЗАНЕСЕНИЕ ССП, ЗАПИСЬ ОР,
ТРЕБОВАНИЕ ОПЕРАТОРА,

ОСТАНОВ ПО КОМАНДЕ,
ОСТАНОВ ПО СЧИТЫВАНИЮ,
ОСТАНОВ ПО ЗАПИСИ,
АВТОРАЗРЫВ, УПРАВЛЕНИЕ ИНДИКАЦИЕЙ,
ознака ПОУ,
АДРЕС OP, ИНФОРМАЦИОННОЕ ПОЛЕ.
Перераховані сигнали і групи сигналів, як, наприклад, АДРЕС ОР, виробляються на ПОУ СО при натисканні відповідних клавішей або включенні живлення. З ОбП на ПОУ надходить 36 потенціалів, що забезпечують роботу лампочок ИНДИКАЦИИ стану основних регістрів ОбП

зв'язані один з одним єдиною синхронізацією. Генератор синхроімпульсів, розташований

в ПК, виробляє 8 сінхросерій:
СИ1-СИ4, які слідують з періодом 666 нс, причому, закінчення попереднього синхроімпульсу збігається з початком наступних;
СИС1 - СИС4, що мають те жe параметри, що і СИ1 - СИ4, але зрушені щодо останніх на 82 нс.
Синхроімпульси через елементи узгодження, конструктивно розташовувані в КРС-3, видаються на ПО і ОбП

пам'яті ОЗУ-4К-36;
три модуля однократно програмованої постійної пам'яті, кожний

з яких виконаний у виді двох півмодулів ПЗУ-4К-36;
схема управління (СХ. УПР.);
схема прийому і контролю адреси (регістр адреси);
регістр числа (РгЧ)

2. Запам’ятовуючий пристрій ЗУ-02

Рис 3.2.

від ПК і процесорів сигналів керування робить підключення робочого

модуля і формує необхідні для його роботи сигнали.
Схема прийому і контролю адреси (РА) здійснює прийом, побайтний контроль коду адреси на парність і передачу його в модулі пам'яті.
Регістр числа (РгЧ) призначений для прийому коду числа від процесора і збереження його до моменту запису в заданий модуль ОЗП.
Модулі оперативної пам'яті дозволяють приймати, зберігати і видавати до 4096 36-розрядних чисел кожний.
Півмодулі однократно програмованої пам'яті зберігають і видають у процесори до 4096 36-розрядних чисел, записаних на спеціальному програматоре в процесі виготовлення.

від 1 до 8. Звертання до кожного конкретного модуля

здійснюється відповідно до привласненого йому математичного номеру. При цьому математичні номери модулів ОЗП відповідають їх фізичним номерам, а півмодулям ПЗП привласнені наступні математичні номери: третьому і четвертому - номер 9; п'ятому і шостому - номер 10, сьомому і восьмому - номер 11. Схема управління має як загальне обладнання, необхідне для організації роботи всього блоку, так і індивідуальне обладнання, що формує сигнали керування для кожного модуля ОЗП і ПЗП по незалежній програмі. Синхронізація роботи вузлів схеми управління здійснюється за допомогою синхроімпульсів СИ1—СИ4, що надходять у блок ЗП від ПК .

в режимі «Читання», а модулі ОЗУ - в одному

з двох режимів: «Читання» - зчитування по заданій адресі раніше записаної інформації або «Модифікований запис» - зчитування і видача в МЧт раніше записаної інформації і запис по цій же адресі нової інформації.
Через те що схеми управління модулів ОЗП і ПЗП однакові, розглянемо роботу ЗП в режимі «Читання» на прикладі дев'ятого модуля ПЗП.
Від ПК надходить сигнал звертання ОБР. 1—9 на входи схем управління третього і четвертого модулів ПЗП. Одночасно від процесора через магістраль адреси МА на РА приймається код адреси комірки в модулі в складі 16 інформаційних (16—31 розряди) і двох контрольних (К2, КЗ) розрядів.

комірки в модулі ОЗП або півмодулі ПЗП, а 18-й

розряд — номер півмодуля ПЗП. Нехай значення 18-го розряду дорівнює «1». Тоді по сигналу ОБР. 1—9 у СХ. УПР. запуститься схема управління четвертого півмодуля ПЗП і послідовно в часі сформуються сигнали: СИРА-4; ЗАН. 9; VЕ-4; ГОТ. 9; СТРОБ-4, що мають строго визначені тривалості і часові положення. По синхроімпульсу СИРА‑4 12-розрядний код адреси заноситься з РА в четвертий модуль і запам'ятовується в ньому, оскільки інформація в РА зберігається тільки на час присутності сигналу ОБР. 1. Сигнал дозволу вибірки VЕ-4 разом з кодом адреси забезпечує зчитування інформації з визначеної комірки пам'яті. Сигнал ГОТ. 9 повідомляє ПК про готовність модуля видати зчитану інформацію в МЧт. Зчитана інформація стробуется в часі сигналом СТРОБ-4 і у виді 36-розрядного коду видається в МЧт.

фронту сигналу звертання ОБР. 1—9 і скидається по задньому

фронту сигналу VЕ-4.
Схема управління (СХ. УПР.) формує узагальнений сигнал збою адреси ЗБІЙ АДР., якщо від РА надійде сигнал Сб.1 або Сб.2 при виявленні помилки в першому або другому байті прийнятого коду адреси відповідно.
У режимі «Модифікований запис» від процесора на вхід схеми управління надходить ознаку запису ПЗп одночасно із сигналом ОБР. 1. Роботу модуля ОЗП в цьому режимі можна розділити на дві фази — читання інформації з комірки і запис нової інформації в цю комірку. Читання інформації з комірки ОЗП здійснюється так само, як і з комірки ПЗП, за винятком того, що сигнал зайнятості модуля по закінченні читання не скидається.

на СХ. УПР. надходить сигнал звертання на запис, наприклад,

ОБР. 2—1, а від процесора — 36-розрядний код числа через магістраль МЗп. По сигналу ОБР. 2-1 схема управління формує сигнали СИРЧ; VЕ-1; VW/VR1. По синхроімпульсі СИРЧ код записуваного числа заноситься в регістр РгЧ. Сигнал VЕ-1, як і в режимі читання, дозволяє вибірку комірки пам'яті по встановленій адресі. Ознака запису/читання VW/VR1 переводить комірку в режим запису, і інформаційне слово з РгЧ переписується в комірку пам'яті. Одночасно скидається сигнал зайнятості модуля ЗАН.-1. У режимі «Модифікований запис» формування сигналів, керуючих записом, блокується при виявленні помилки в коді адреси, тобто при наявності сигналу Сб. 1 або Сб. 2.

на СХ. УПР. надходить сигнал звертання на запис, наприклад,

ОБР. 2—1, а від процесора — 36-розрядний код числа через магістраль МЗп. По сигналу ОБР. 2-1 схема управління формує сигнали СИРЧ; VЕ-1; VW/VR1. По синхроімпульсі СИРЧ код записуваного числа заноситься в регістр РгЧ. Сигнал VЕ-1, як і в режимі читання, дозволяє вибірку комірки пам'яті по встановленій адресі. Ознака запису/читання VW/VR1 переводить комірку в режим запису, і інформаційне слово з РгЧ переписується в комірку пам'яті. Одночасно скидається сигнал зайнятості модуля ЗАН.-1. У режимі «Модифікований запис» формування сигналів, керуючих записом, блокується при виявленні помилки в коді адреси, тобто при наявності сигналу Сб. 1 або Сб. 2.
Сигнали звертання на читання (ОБР. 1) у різні модулі пам'яті можуть подаватися через час не менш 600 нс. Одночасна видача сигналів ОБР. 1 і ОБР. 2 можлива тільки в різні модулі пам'яті.